如果您認為英特爾是推動并維持摩爾定律的最大貢獻者,那您可能還沒有聽說過 Philip Wong 對這個問題的觀點。Wong 是臺積電的研發副總裁,最近在 Hot Chips 會議上做了一個演講。他說,摩爾定律不僅現在還在奏效,而且,如果有了正確的技術訣竅,在未來三十年它將繼續適用。

“摩爾定律并沒有死,”他告訴 Hot Chips 的參會者。“它沒有慢慢走向死亡,而且現在還很管用。”

Wrong 表示,維持摩爾定律的關鍵是不斷提高器件的密度。他承認,隨著 Dennard 縮放定律的死亡,時鐘速度已經達到了穩定水平,但是晶體管的密度將繼續提高芯片的性能和能效。

 


最終,采用什么樣的方式實現更高的密度并不重要。根據 Wong 的介紹,只要半導體公司能夠在更小的空間內集成更多的晶體管并提高能效,摩爾定律就可以延續。在短期內來看,可能需要通過傳統方式實現這一點,即改進 CMOS 工藝技術,從而制造出具有較小柵極長度的晶體管。

 

臺積電目前正在蝕刻 7 納米的晶體管,正在前往下一站 -5 納米。Wong 表示,5 納米節點的設計生態系統已經準備就緒,臺積電已經開始了風險生產。也就是說,工藝節點和設計工具都已經完成了,并且正在試生產晶圓。在上一次財報電話會議上,臺積電表示,計劃將在 2020 年上半年開始量產 5 納米芯片。而且,根據臺積電的產品線技術路線,接下來還會有 3 納米節點。

 

但是,所有這些技術都是用來構建平面芯片的,這種方法最終將走到終點。“如果你繼續二維縮放,我們的晶體管最終只包含幾百個原子,最后將被原子這種基本粒子攔住前行的道路。”他解釋道。

 

但是,平面制造工藝的終點并不意味著密度提升的終結。他指出,即使在 Dennard 縮放定律死亡后,半導體制造領域依然有很多創新,使晶體管密度保持著上升走勢。特別是,在采用了應變硅和高 K 金屬柵極技術之后,以及引入了 3D 結構的 FinFET 之后。現在,業界正在探索一種被稱為 DTCO(設計和工藝協同優化)技術,來推動 7 納米以下晶體管的發展。

 

推動所有這些創新的原動力都來自于需要為那些需要更快、更節能的硬件的應用開發出新的計算平臺。計算平臺的演變已經走過了將近半個世紀的歷史,從上個世紀 70 年代的小型計算機,到 80 年代的個人電腦,到 90 年代的互聯網,再到現在的移動計算。每一個計算平臺都對晶體管密度提出了更高的要求,這些要求都需要半導體制造工藝技術的進步來實現。Wong 認為,下一個重大動力來自于人工智能和 5G。

 

 


那么,為了保持摩爾定律的延續,需要進行哪些方面的創新呢?

 

短期內,在 2.5 結構上使用小芯片構建多芯片封裝將提高整體計算和存儲密度,盡管芯片本身并沒有變得更密集。Wong 表示,和單個小芯片的工藝節點技術相比,更重要的是將這些小芯片集成在同一個封裝中的技術。

 

現在,臺積電有自己的 2.5D 封裝技術 - 晶圓級封裝技術(CoWoS),英特爾的競爭性封裝技術是嵌入式多芯片互聯橋(EMIB)。CoWoS 技術在硅片中介層上放置小芯片和合適的存儲器件,并使用硅通孔(TSV)連接它們,從而構建起多芯片封裝。其中,最值得一提的是英偉達的 Tesla V100 GPU 加速器,它采用 CoWoS 技術將 GV100 GPU 與高帶寬內存(HBM)模塊封裝在了一起。此外,英特爾、AMD 和賽靈思即將推出的器件將實現更高級別的集成,更多數量的小芯片。

 

但是,2.5D 結構實現的密度提升已經沒有多少空間了。更好的密度提升方案需要真正的 3D 封裝技術。Wong 說,現在最好的技術選項是 N3XT,這是一種基于新型納米材料的 3D 單片設計,可以在較細的粒度上將內存和邏輯器件集成在一起。N3XT 是納米工程計算系統技術的代表,學術界早在 2015 年就開始了對它的研究,但是現在,有了臺積電這樣的巨頭的介入,它無疑將具有很大的商業化機會。

 

Wong 放了一張幻燈片,顯示了一個 N3XT 芯片的樣子。它由多層高能效邏輯器件(黃色)、高速內存(紅色)和大容量非易失性存儲器(綠色)組成,各類器件以交錯的方式堆疊在一起。所有這些都位于傳統的硅邏輯硅片(紫色)之上。

 


這個技術的關鍵是將所有這些不同的組件與一種被稱為 ILV 的東西連接起來,ILV 是層間通孔(Inter-Layer-Via)的縮寫。它和微米級的 TSV 不同,ILV 可以在納米級的尺寸上形成。這是 N3XT 技術中非常重要的一部分,但是 Wong 沒有給出太多說明。顯然,ILV 是臺積電一直在研究的技術,并且申請了很多專利。

 

在這些 3D 封裝中,交錯式的存儲器和邏輯組件很重要,因為交錯方式減少了這些組件之間的距離,這就有可能實現 5G 和人工智能等應用需要的高帶寬、低延遲通信。對于 CMOS 工藝來說,存儲器和邏輯組件不可能交錯放置,因為邏輯組件需要大約 1000 攝氏度才能進行蝕刻,這將破壞掉相鄰的組件。為了交錯,你需要一種可以在 400 攝氏度下操作的材料。

 

正巧的是,過去幾年中研究的一些新材料似乎比較適合在相對較低的溫度下進行高性能晶體管額制造。和目前廣泛用于半導體器件的塊狀硅基材料不同,這些新材料是一些過渡金屬二硫化物(TMD),基于鉬、鎢和硒等元素。

 

TMD 材料還有很高的載流子遷移率,即電子能夠輕松地通過它們流動,但是流動管道比較薄。如果您正在構建 2 納米或 3 納米以下的晶體管,TMD 材料的這些屬性正是您想要的。Wong 表示,臺積電已經在實驗室內使用二硫化鎢制造了實驗性質的 TMD 晶圓。

 

另外一種新型納米材料是碳納米管。Wong 表示,臺積電已經制造出了具有良好半導體性能的實驗版晶圓。實際上,業界已經推出了基于碳納米管的邏輯器件和 SRAM 器件原型,包括麻省理工學院研究人員最近實現的 RISC-V 器件。

 

在存儲器方面,Wong 表示最有可能進行 3D 集成的是自旋扭矩 MRAM(SST-MRAM)、相變存儲器(PCM)、電阻 RAM(ReRAM)、導電橋 RAM(CBRAM)和鐵電 RAM(FeRAM)。這些新型存儲器都具有 RAM 的關鍵屬性,還能實現非易失性,而且在寫入之前不需要擦除。其中一些已經商業化,包括 Everspin 的 MRAM、三星的嵌入式 MRAM、Crossbar 的 ReRAM 和英特爾的 3D XPoint(大多數人認為它是 PCM 的一種變體)。



研究人員已經仿真了 N3XT 器件的性能,并使用各種機器學習推理基準測試,把它們和在邏輯和存儲容量配置方面相似的傳統平面型芯片進行了比較。研究結果表明,和 2D 競爭者相比,N3XT 器件的效率提升幅度在 63 倍到 1971 倍之間。



所有這些聽起來都很鼓舞人心,但是 Wong 沒有詳細說明這些技術如何在未來三十年內維持摩爾定律的提升速度。比如,對于晶體管密度,切換到新的納米材料上肯定會比 2D 器件有一次大幅度的提升,但是最終您也會遇到原子極限。

 

從理論上來說,如果每隔 18 個月將 3D 器件的堆疊高度翻倍,類比地產商蓋房子的角度,至少也可以實現密度的提升。但是,對于移動設備和其它嵌入式設備而言,這樣形成的器件將變得非常笨重,即使對于對尺寸沒有太大要求的數據中心計算機,這樣迭代七代或者八代后,也能達到 12 英尺的高度。

 

為了讓摩爾定律繼續工作幾十年,必須同時開發其它創新性的技術,Wong 并沒有在其演講中提到要進行哪些創新,以使得密度提升速度符合摩爾定律。但是,對于臺積電這樣的芯片制造商,它們的研究人員肯定會源源不斷地進行創新,開發各種備選技術。在新的、更苛刻的應用的推動下,這些技術的商業化進程便會加快。回望歷史,展望未來,這些新應用肯定會出現在不久的地平線。
 

與非網編譯內容,未經許可,不得轉載!